# This Page Is Inserted by IFW Operations and is not a part of the Official Record

# **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

# IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Problem Image Mailbox.

		- J. 18					ere. Total	1 4 3							
	2	, a													
i *7:															
1															
77 ·															*.
es.															Ĵ
w.															4
¥;							*								
¥															1
															Ť.
k.															1
( <b>)</b>					÷										
No. of															
															्र अ
<del></del>															:• <b>4</b>
															4
edig egg															**
															1
															yd.
															1
f :															1.00 mg
						· ·									•
1									•						78.
															4
															4
											1				4
									4 t						
								. •						**	3
									4						
Ī				•											
				, **											
7															619
	ě														10.00
2.															
₹ 															
					4				4 4						
**************************************			A Company of the State of the S				•		· · · · · · · · · · · · · · · · · · ·						
	1.1		e la la land		for the					ra W		i de Cart			。 《月

Requested Patent

JP3169062

Title:

SEMICONDUCTOR DEVICE

**Abstracted Patent** 

JP3169062

**Publication Date:** 

1991-07-22

Inventor(s):

**GOTO SEIJI** 

Applicant(s):

NEC KYUSHU LTD

**Application Number:** 

JP19890310161 19891128

Priority Number(s):

IPC Classification:

H01L25/065; H01L23/50; H01L25/07; H01L25/18

Equivalents:

ABSTRACT:

PURPOSE:To reduce a package occupation area of a semiconductor device on a circuit board and to improve integration of a circuit board by stacking semiconductor chips solidly.

CONSTITUTION:A first semiconductor chip 1 is mounted on an island 5. An inner lead 6 provided on the periphery of the island 5 and a pad electrode 7 provided on the peripheral edge part of the semiconductor chip 1 are connected by a thin metal wire 4. Then, a second semiconductor chip 2 is mounted which has a bump 3 corresponding to a pad electrode 8 provided inside the pad electrode 7; the pad electrode 8 and the bump 3 are bonded by pressure; and the semiconductor chip 1 and the semiconductor chip 2 are electrically connected. Thereby, it is possible to reduce a package occupation area of a semiconductor device on a circuit board and to improve integration of a circuit board.

THIS PAGE BLANK (USPTO)

# ⑩日本国特許庁(JP)

① 特許出願公開

#### 四公開特許公報(A) 平3-169062

Int. Cl. 5

造別記号

庁内整理番号

個公開 平成3年(1991)7月22日

H 01 L 25/065 23/50 25/07 25/18

W 9054-5F

> 7638-5F H 01 L 25/08

R 審査請求 未請求 請求項の数 1 (全2頁)

⑤発明の名称 半導体装置

> 创特 颗 平1-310161

出象 颖 平1(1989)11月28日

伊発 明者

勿出 顋 人

九州日本電気株式会社

熊本県熊本市八幡町100番地 九州日本電気株式会社内

熊本県熊本市八幡町100番地

個代 理 人 弁理士 内 原

発明の名称

半導体装置

#### 特許請求の意思

第1の半導体チップと、 前記第1の半導体チッ プ上に搭載して前記第1の半導体チップと電気的 に接続した第2の半導体チップとを有することを 特徴とする半導体整置。

#### 発明の詳細な説明

#### 〔産業上の利用分野〕

本売明は半導体装置に関し、特に複数の半導体 チップを内蔵する半帯体装置に関する。

#### 〔従来の技術〕

従来の半導体装置は、同一アイランド上に複数 の半導体チップを平面的に配置して搭載し、アイ ランドの周囲に記憶した内部リードと半導体チッ プ間又は半導体チップ相互間を電気的に接続して

構成していた。

## (発明が解決しようとする課題)

上述した従来の半導体装置は、平面的に複数の 半導体チップを配置しているため、半導体装置の 面積が大きくなるという欠点がある。

特に現在の半導体装置はプリント基板への実装 の関係から外部リードの間陰等平面的な寸法の規 格が決まっている為、従来の構造では半導体チッ アの寸法を小さくする以外に高集積化は不可能で ある.

# **〔魏超を解決するための手段〕**

本見明の半導体装置は、第1の半導体チップ と、剪記第1の半導体チップ上に搭載して剪記第 1の半導体チップと電気的に接続した第2の半導 体チップとを有する。

## (実施例)

次に、本発明について図面を参照して説明す

第1回は本発明の第1の実施例の模式的新面図 である。

## 特開平3-169062(2)

第1 図に示すように、アイランド5の上に第1 の半導体チャプ1をマウントし、アイランド5の 用間に設けた内部リード6と半導体を全国組織けたパット電板7との間を全国組織けたパット電板7の内側に設けたパット電板8に対応して設けたパップ3を有8とパックの半導体チャプ2を搭載し、半導体チャプ2を電気的に接続する。

ここで、アイランド5の代りにセラミック容器 やフィルムキャリアテープ等を用いても良い。

第2回は本発明の第2の実施例の模式的断面圏である。

第2回に示すように、第1の実施例と同様にアイランド5の上に搭載して内部リード6との間を 会議組織4で接続した半導体チップ1の上に絶縁 性接着剤9により裏面を接着して半導体チップ2 を搭載する。次に、半導体チップ2の上面に設け たパット電極10と半導体チップ1のパット電極 8との間を金属組織11で接続する。

#### 図面の簡単な説明

第1因乃至第3回は本発明の第1乃至第3の実施例の模式的断面図である。

1 、 2 … 半導体チップ、 3 … パンプ、 4 … 金属 組織、 5 … アイランド、 6 … 内部リード、 7 、 8 … パット電価、 9 … 接着剤、 1 0 … パット電価、 1 1 … 金属組織。

代理人 弁理士 内 度 一番


この実施例では半事体チップ2の表面関が上方に向いているので、さらに半事体チップ2の上に第3の半導体チップを重ねて積み上げられる利点がある。


第3回は本発明の第3の実施例の模式的断面図である。

第3回に示すように、半導体チップ1上に接着 割9を用いてアイランド5及び内部リード6を接 むし、アイランド5の上に接着割9により半導体 チップ2をマウントする。次に、半導体チップ1 のパット電極7と内部リード6との間を金属組織 4で接続し、半導体チップ2と内部リード6との間を金属組織11で接続する。


#### (発明の効果)

以上説明したように本発明は半導体チャアを立体的に役み置ねていく事により半導体装置の面積を組小して半導体装置の回路基板上への実装占有面積を小さくし、回路基板の集積度を向上させることができるという効果がある。





万 2 团



万 3 图